四川廣瑞半導體有限公司
01

01

02

02

03

03

PREV
NEXT
當前位置:
首頁
>
>
>
硅基半導體材料的研發現狀與前瞻

硅基半導體材料的研發現狀與前瞻

  • 分類:公司新聞
  • 作者:
  • 來源:
  • 發布時間:2019-07-11
  • 訪問量:7

【概要描述】半導體硅作為現代電子工業的基礎材料已有半個世紀的歷史,盡管集成電路密度遵循“摩爾定律”不斷提高,設計線寬急劇減小,硅材料總能適應器件發展,滿足其越來越苛刻的要求。

硅基半導體材料的研發現狀與前瞻

【概要描述】半導體硅作為現代電子工業的基礎材料已有半個世紀的歷史,盡管集成電路密度遵循“摩爾定律”不斷提高,設計線寬急劇減小,硅材料總能適應器件發展,滿足其越來越苛刻的要求。

  • 分類:公司新聞
  • 作者:
  • 來源:
  • 發布時間:2019-07-11
  • 訪問量:7
詳情

  半導體硅作為現代電子工業的基礎材料已有半個世紀的歷史,盡管集成電路密度遵循“摩爾定律”不斷提高,設計線寬急劇減小,硅材料總能適應器件發展,滿足其越來越苛刻的要求。近年來,世界各發達國家相繼推出微電子、光電子技術和知識創新方面的計劃,促進信息產業的發展。2004年我國集成電路銷售收入達到540億元,市場規模達到2800億元,中國集成電路產業的突破性進展,進一步奠定了半導體硅在21世紀持續發展的基礎??梢灶A計,大直徑硅單晶和硅基材料的均勻性、完整性及表面質量將成為決定新一代集成電路性能、成品率和可靠性的重要因素。

  對于微/納米集成電路所需的200mm(8英寸)、300mm(12英寸)乃至更大直徑的450mm硅片來說,其成本、基本參數指標、金屬污染和缺陷控制、表面形態與質量等都面臨著新的挑戰。硅材料的標準、生產工藝、檢測方法與技術也將成為今后研究的主要內容和推動產業發展的關鍵。此外,硅基材料的研究與開發已日臻成熟,并在器件與電路的制備方面取得了引人注目的進展。本文還將介紹集成電路用外延硅、鍺硅及絕緣體上硅(SOI)等硅基材料的特性、制備工藝技術以及未來的發展前景。

  單位:億美元

  進入超大規模集成電路時代以來,大直徑硅單晶一直是熱門的研發課題,圖2所示為晶體生長中[2]傳質、傳熱及缺陷形成的過程。目前國際上主流工業產品仍為直徑200mm硅片。2004年300mm硅片已經占總消耗量的10%以上,我國也于1997年拉制出300mm硅單晶。國際半導體材料與設備協會雖已制定了直徑300mm硅片的標準,但生長300mm或更大直徑的硅單晶仍面臨四個方面的問題:坩堝中熱對流隨熔體量增大愈加強烈,表示熱對流驅動作用的無量綱數Gr迅速增大,導致有湍流出現,將嚴重影響大直徑單晶的完整性和均勻性;傳統的細頸不能支撐重量300 kg以上的晶棒,同時細頸部位溫度增高,縮頸過程容易發生位錯,并迅速延伸;點缺陷影響明顯,消除氧化層錯等缺陷更加困難;每次拉晶成本大大增加,這意味著必須加強計算機模擬工作,減少實驗次數。Dupret等人[3]和Seidl 等人[4]報告了生長大直徑單晶熔體動力學數學模型,Chandrasekhar等人[5,6]報告了以新的縮頸技術生長300mm無位錯硅單晶。為進一步降低直徑大于300mm硅單晶的成本,屠海令等人[7]針對大直徑硅單晶生長過程熔體熱對流強烈的問題和集成電路新的技術要求,提出優化24-28”熱場與快速拉晶相結合的技術路線,提高了徑向溫度均勻性,抑制了坩堝中熔體熱對流;同時通過調整縱向固液交界溫度梯度與拉晶速率之比,較好地控制了微缺陷的尺度和密度。上世紀90年代后期日本成立了超級硅晶體研究所(簡稱SSI),實行了5年計劃,包括直徑400mm的單晶制備、晶片加工和外延生長等三部分內容,研究經費為1340億日元。而美國半導體工業協會(SIA)則提出硅單晶由直徑300mm直接過渡到450mm比較合理,并計劃在2005年統一協調意見后確認450mm作為下一代硅材料的起始年度。

  2.晶體缺陷與缺陷工程

  半導體硅材料中的缺陷一直是重要的研究課題。早在20世紀70年代中期,Rozgonyi[8]就提出了“wheel of misfortune”的概念,并指出檢測診斷技術及確定各種硅中缺陷具有舉足輕重的作用。當時集成電路的工藝僅有50多步?,F在,隨著集成電路密度向千兆位比特發展,設計線寬趨向深亞微米乃至納米數量級,制造工藝已超過400步,成品率也大大提高,因此硅單晶中點缺陷的作用愈顯重要。硅中點缺陷由空位和自間隙原子組成,其類型、濃度與分布,直接與晶體生長工藝和熱處理條件有關。研究人員[9-12]發現幾種長入缺陷,如LSTD(laser scattering tomography defect), FPD(flow pattern defect), SEPD(secco etch pit defect), COP(crystal originated pit)等均由同一種八面體空洞構成,這些八面體空洞是晶體生長過程中空位聚集的結果[13]。大量實驗數據表明,大直徑直拉硅單晶的生長速度與固液交界面處的溫度梯度是影響點缺陷的兩個重要因素。理論計算也指出:晶體生長速率V與點缺陷的輸運相聯系,而晶體∕熔體交界處的軸向溫度梯度G與點缺陷在固液交界面的湮滅過程有關。V/G 值的大小將決定晶體中點缺陷的類型和濃度[14]。Voronkov[15] 提出V/G有一個經驗臨界值,大約為1.3×10-3cm-2m-1k-1,大于此值,則單晶中點缺陷以空位占優勢。點缺陷動力學的計算機模擬仍處于發展的初期[16],部分原因是需要熱場和液流的模擬結果作為缺陷模擬的基礎。單晶的熱場和晶體∕熔體界面形狀的數學描述尤為重要。當模擬晶體生長過程中點缺陷動力學時,以連續平衡模型為基礎,并包含硅晶格內發生的擴散、對流和反應過程。在實際的硅單晶中,缺陷的狀態更為復雜,因為空位和自間隙原子還要與氧原子結合,形成復合體,因此,在生產中如何有效地控制和利用這些缺陷,一直是半導體材料及器件工藝技術研究中的重要課題。

  從20世紀80年代提出缺陷工程的概念以來,已有大量的研究成果并應用于改善硅片的質量和提高材料表面的完整性。其中內、外吸除技術已廣泛用于硅片和集成電路的制備工藝。缺陷工程的基本思路是控制并利用晶體生長和加工中產生的缺陷,保證和提高材料與集成電路的性能。缺陷工程的工藝實施必須與材料的性能參數及集成電路工藝相匹配,例如對低于1000℃的集成電路工藝來說,硅片氧含量的選擇既要權衡硅片翹曲的后果,又要考慮保證內吸除機制。近年來,外吸除工藝亦有新進展,如沉積多晶硅、背面軟損傷等,它不僅適用于低氧含量硅片,而且可與內吸除工藝配合產生更好的作用。此外,深亞微米級集成電路柵極二氧化硅層的漏電是影響電路質量和成品率的決定性因素,柵氧化層完整性(GOI)的概念已被廣泛采用,以評價硅材料的質量。目前,消除晶體原生凹坑(COP)缺陷是大直徑硅片研究中的熱門課題,最近我們發現注鍺和固相外延工藝相結合可消除硅片表面的COP缺陷,這一結果引起了許多研究人員的重視[17]??梢灶A計,隨著硅材料產業的發展,硅中缺陷的行為與控制,缺陷與雜質的互作用,利用缺陷改善材料的質量,不僅是重要的研究課題,而且具有廣闊的應用前景。

  3.雜質行為與材料性能

  硅中金屬特別是過渡金屬雜質具有很高的電活性,目前,鐵、銅、鎳、鋅、鉻等是半導體硅材料中危害較大的金屬元素。對于超大規模集成電路用硅片,一般要求上述每種元素的表面含量少于1011cm-2。直徑300mm硅片表面金屬含量指標更嚴,已接近目前檢測設備的靈敏度極限。表面濃度低于1010cm-2的測量技術主要采用氣相分解(VPD)、原子吸收,ICP質譜與全反射X射線熒光譜(TXRF)。為避免不可控的漏電流弱化電路性能,少數載流子壽命(少子壽命)掃描測量越來越派上用場。硅中少子壽命主要取決于外來雜質和起陷阱作用的晶體缺陷,近年來,表面光電壓法(SPV)[18]測量少子壽命取得了較大進展。Shimura[19]等人研究了鈉、鎳、銅、鎢、金、鉻、鈷、鋁、鐵對硅中少子壽命的影響。此外,硅中間隙鐵與FeB復合體對表面復合速度和復合壽命的影響已成為大規模集成電路和硅材料電學性能研究中的重要課題[20]。屠海令等人研究了工藝參數與p型硅片中鐵濃度及其二維分布的關系并計算了對硅中少子擴散長度的影響[21]。

  銅在硅中有較高的溶解度和擴散系數,可在較低的溫度下快速擴散,多年來一直是半導體材料與器件制備工藝中極力避免的金屬雜質。IBM宣布其銅互連技術開發成功后,引起了集成電路制造業的極大興趣。1998年9月IBM成功推出400MHz Power PCTM 740/750電路,再次證明銅互連技術的作用。但是,銅基底層沉積,銅填入及化學機械拋光等關鍵技術均有待進一步完善,同時降低這些工藝過程中的銅污染亦成為當前的重要研究課題。

  摻入某些稀土金屬可改善硅的光電特性。20世紀80年代中期,摻鉺硅在光激發或電注入條件下,在1.54μm處觀察到了發光現象[22],這引起了研究者的廣泛興趣。麻省理工學院Kimerling研究組與貝爾實驗室合作曾研制了波長1.54μm的摻鉺硅發光二極管,并繼續開展摻稀土雜質硅材料光電子學方面的基礎研究[23],有關半導體材料稀土摻雜的理論及應用,請參閱文獻[24]。

  硼、磷、砷是半導體硅中最常見的三種非金屬摻雜元素,硼、磷分別是制備p型和n型半導體硅材料的摻雜劑,而重摻砷硅片是制作高端功率器件和集成電路的重要襯底材料。氧、碳、氫、氮是硅中研究最多的四種非金屬元素。對于氧、碳雜質,通常的做法是控制硅中氧含量,降低碳含量。一般的集成電路工藝仍然使用間隙氧含量在20~28ppm(ASTM舊標準)的硅襯底。此外,氧沉淀一直是令人矚目的研究課題。使用磁場控制直拉單晶中氧含量的實驗還在繼續,實驗證明,采用cusp磁場可有效地用來控制硅單晶中的氧[25],對改善200mm以上的大直徑單晶的均勻性具有實際意義。在集成電路工藝中,氧沉淀對金屬雜質的內吸除(IG)是有益的[26],IG可延長少子壽命并提高器件成品率。由于電路的設計線寬不斷減小,氧濃度及其軸向和徑向均勻性的精確控制,在硅單晶的生長工藝中顯得更為重要。

  硅中氧與點缺陷的相互作用對材料質量和集成電路性能有著重要影響。在大直徑硅單晶中氧和空位的濃度很高,間隙氧產生壓應力場,而空位產生張應力場,異質成核的勢壘比均質成核要小得多。Bae等人[27]提出形成缺陷的兩條途徑如下:

  mV+nO→VmOn加空位→空洞

  加氧→氧沉淀

  該課題組認為,單晶冷卻時主要的缺陷成核物是補償晶格應力的空位-氧復合體,經歷結晶、點缺陷擴散、點缺陷團聚并長大和形成異質氧沉淀等四個過程[28],圖3給出了點缺陷濃度的變化和形成的各類缺陷在晶體中的位置。同時,他們還發現了反常的氧沉淀(AOP)可成為氧化層錯的核。

  硅中氫的行為,特別是有關氫對缺陷和雜質的鈍化作用的研究已有較長的歷史,但最近由于SMART-CUT的SOI材料的實用化和經氫高溫熱處理的“高級硅片”的商品化,使眾多的研究工作者,更加關注氫注入后硅中缺陷的行為以及相關的動力學特征[29-31]。Stavola[32]評論硅中氫可與許多缺陷作用,并在與本征點缺陷作用中扮演很重要的角色。氫不但可與施主或受主雜質形成復合體,而且還能在硅中形成分子。Weber等人[33]觀察到兩種氫分子狀態,其中一種是高度可動性分子,不僅在晶格間隙中存在,且極易被空洞俘獲,并具有與氫氣相似的拉曼譜特征。 氮在硅中行為也引起了一些研究者的興趣,有人以摻氮來提高硅片的機械強度從而減小熱處理導致的翹曲,并發現摻氮硅單晶中存在氮氧復合體及與氮相關的新施主。Ammon等人[34]發現氮與空位可形成復合體,硅片中空洞的尺寸與氮含量有函數關系。也有研究者報告,硅中氮氧復合體可抑制熱施主和新施主的形成。

  4.表面形貌與表面質量控制

  眾所周知,集成電路密度每3年提高4倍,每一代DRAM光刻線寬的縮小系數為1.46,硅片平整度相應地也要不斷提高。20世紀90年代初又引入了微粗糙度的概念,系指硅片表面納米量級的起伏變化,它將影響GOI和深亞微米集成電路的成品率和性能。大直徑硅片的拋光、化學清洗、熱處理等工藝都是影響微粗糙度的主要原因。最近,研究人員已普遍使用原子力顯微鏡(AFM)在線測量硅片表面微粗糙度,同時還研究了硅片表面微區變化與器件性能間的關系。

  硅片表面顆粒污染仍然是導致器件成品率降低的主要原因,控制這類污染要同時做好以下兩個方面的工作:材料廠家保證原始硅片符合技術指標;器件廠家在制作過程中要監控顆粒污染以減少有害缺陷,這類有害缺陷的大小一般為集成電路線寬的1/3到1/10。隨著集成電路特征尺寸減小,氣體及化學試劑中殘存顆粒的作用也更加明顯。已有大量實驗數據證明,范德瓦爾斯力以及靜電作用是影響落在硅片表面顆粒密度增高的主要因素,但由氣體、試劑、高純水以及封裝環境氣氛產生的顆粒向硅片表面傳遞的機理仍須進一步研究。從測試角度來看,表面微缺陷與小于0.2μm的顆粒的檢測將互相干擾,難以區別。如果表面微缺陷不能控制的話,則局部光散射點(LLS)密度會大大超過允許值,但是對于未來的納米級(特征尺寸<0.1μm)集成電路來說,LLS及顆粒的大小與密度的指標仍是一個懸而未決的問題。換言之,在未來的十年內,對這類污染的檢測方法與技術以及降低其密度的研究將是半導體材料研究人員面臨的極富挑戰性的課題。

  近年來,無污染制造(CFM)的重要性越來越為國際半導體界所認識,使用超凈系統不但可減少硅片的缺陷,提高集成電路的成品率,而且還能延長設備使用壽命并提高其可靠性。目前,SEMI標準中關于每片顆粒數的指標沒有考慮工藝過程的影響,當電路集成度非常高時,工藝過程的影響將上升為重要的因素,必須嚴格控制環境,減少顆粒產生。統計數字表明,設備連續運轉污染最小,而設備擱置則會使顆粒污染增強。硅片的傳輸過程及容器也是重要的污染源,因此,持續使用的片盒需要認真清洗,在惰性氣體中傳輸則要求氣體中氧和水分含量均小于10ppb。此外,污染控制措施在硅片制備過程的成本越來越高,SMIF技術已引起了人們的重視,并開始在材料工藝線上使用。此外,“迷你環境”的應用也大大降低硅片的制造成本。以100級超凈線和0.1級“迷你環境”組成的5000平方英尺的超凈間的成本,比傳統超凈間造價低52%。在ULPA(超低穿透空氣過濾器)方面降低了54%。

  與此同時,控制表面質量的清洗技術研究也有新的進展。IMEC公司挑戰有30年歷史的RCA清洗工藝,報道了一種有效去除表面顆粒和金屬雜質的清洗方法[35]。該方法可大幅減少用酸量,有利于環境保護,其不足之點是在硅片上形成疏水表面而不是親水表面?,F在,眾多的研究人員仍在致力于簡化清洗工藝,減小所用化學試劑的濃度,以及有效地控制硅片表面質量的研究[36]。

  半導體材料標準的制定和推行已有32年歷史,目前關于半導體材料的國際標準有近百個,通過來自世界各地3000多名工業技術專家的努力,每年都要制定新的SEMI標準。國際上硅材料產品及相關檢測標準平均每2-3年制定、修訂一次,近年來,越來越重視有關健康、環境和安全的標準。Huff[37]指出由于大直徑硅片的缺陷和污染物尺寸和密度急劇減小,其測量方法和測量技術也將發生變化??梢灶A計,進入納米集成電路時代以后,將大量地引入原位檢測、無損測量和實時反饋控制技術以及新的數學統計方法。

  5.硅基材料研究進展

  5.1硅外延材料

  雙極、CMOS和BiCMOS超大規模集成電路對外延材料的需求有增無減,外延層變得越來越薄,參數越來越嚴格,并要求有足夠的平滑區和陡峭的過渡區。近年來已開發出低溫外延、光外延、等離子CVD、減壓CVD和選擇外延等技術和設備。目前直徑200mm的硅外延片雖然價格偏高,但在深亞微米集成電路應用中仍具有一定的競爭能力。直徑300mm的外延片將是納米集成電路的首選材料,這主要是由于其外延層可做到微缺陷少,均勻性好,是高密度、高性能電路理想的初始材料[38]。

  5.2絕緣體上硅(SOI)材料

  SOI材料在提高電路集成度和運行速度、抗輻射能力以及減小漏電流方面明顯優于體硅和外延材料。近幾年,SOI材料完整性不斷提高,其中發展較快的有SIMOX、BESOI和SMART-CUT三類材料(見圖4)。BESOI材料中的缺陷密度低,更接近傳統硅片,但界面缺陷和頂層硅的厚度控制沒有完全解決;相比而言,SIMOX材料的埋層二氧化硅內針孔及雜質污染比較嚴重,但表面硅層和埋層二氧化硅厚度可精細控制,與現行集成電路工藝匹配較好。近兩年,SMART-CUT材料的研究有較大的進展。其原理是利用H+離子注入,在硅片中形成氣泡層,經與另一支撐片鍵合后,進行高溫熱處理,使注氫片從氣泡層處裂開,最后經化學機械拋光后,得到高質量的SOI材料?,F在法國SOITEC公司可批量提供5、6、8英寸的SMART-CUT片。因此,SOI材料可以做為傳統硅材料的補充,發揮更大的作用[39]。

  (a) SIMOX(b) BESOI(c) SMART-CUT5.3鍺硅和應變硅材料

  鍺硅材料(SiGe)材料既可與現有的超大規模集成電路硅工藝兼容,又能夠實現“能帶工程”,是未來微電子產業中主要的硅基材料。Paul[40]給出了設想中的集成電路芯片結構,列舉了SiGe的多種用途,如HBT、光探測器、光波導、量子器件等,展示了其廣闊的發展前景。眾所周知,Si與Ge之間有4.2%的晶格失配,由于SiGe的晶格常數基本上符合Vegard定律,因此在Si襯底上生長SiGe材料亦存在較大的晶格失配。制備可供集成電路使用的SiGe材料一直是硅基材料研究中的前沿課題。最近,以超高真空化學氣相沉積(UHCVD)方法獲得了一致性和重復性較好的材料。使用SiGe材料制備HBT、MODFET、共振隧穿二極管(RTD)和光電子器件方面也取得了長足的進展[41,42]。

  為提高納米集成電路的運行速度,應變硅材料技術應運而生。該技術于20世紀90年代初提出,90年代末出現應變硅技術開發公司。2001年和2002年,IBM和Intel相繼宣布在65nm和90nm工藝中采用應變硅材料后,AMD、TSMC、UMC等公司也步其后塵推出應變硅技術。所謂應變硅技術是指硅外延層與襯底材料SiGe合金之間因晶格失配產生平面應力后(見圖5),改變了導帶結構,造成能帶交疊,使載流子有效質量減少,谷間散射降低,從而提高了硅中載流子的遷移率。采用應變硅材料不但能大幅提高MOS器件的運行速度,而且可沿用現有大規模集成電路的生產工藝,很快實現大批量生產。最近,人們還在嘗試將SOI和SiGe應變硅材料結合在一起,發揮兩者長處,開發高速度,低功耗的器件,為新一代集成電路的發展開辟了廣闊的前景[43,44]。

  6.未來展望

  進入21世紀以來,由于化石能源價格攀升,環境污染日益嚴重,硅太陽電池技術開發進展顯著,轉換效率明顯提高[45],西歐國家鼓勵在房頂上鋪設太陽電池,形成了半導體硅材料新的市場驅動力。微機電系統(MEMS)研發亦有新的進展,SEMI正在制定一系列新的MEMS標準。特別是最近關于全硅拉曼激光器的研究結果將對硅光電子學發展起到重要的推動作用[46]。人們預料,眾多新結構的器件的誕生和新的物理現象的發現,將引發微/納電子學領域新的大發展。

  隨著半導體產業高潮的到來,硅材料將以高質量、低成本為主要目標,向標準化設備、廠房,新的加工處理工藝和大直徑化方向發展。半導體硅及硅基材料的結構、力學、化學和電學特性的研究會隨之不斷深入;其缺陷控制、雜質行為、雜質與缺陷互作用及表面質量仍將是工藝技術研究的主攻方向。2004年最新的《國際半導體技術路線圖》指出,半導體技術節點的周期已由2年變為3年,這意味著實際上納米集成電路發展的步伐將放緩,計劃到2019年世界上至少有2家公司開始16nm集成電路的試生產。納米集成電路用硅及硅基材料是一個新的大系統工程,要求材料、試劑、氣體、設備、檢測、器件制造等各方面的研究單位、公司建立伙伴關系,及時提出問題,組織合作研究,共同投資開發,分享研發成果。未來的研究將采用自上而下(top down)和自下而上(bottom up)相結合的技術路線,包括在原子尺度上合成理想結構的材料,制備有實際應用前景的硅基光電材料,硅上化合物,硅上有機物等新型材料,開發能降低成本的各種新工藝,使材料滿足并適應信息產業軟件和硬件發展的需要和變化,這些將是21世紀知識經濟蓬勃發展的基礎和希望所在。

  注:參考文獻

  1 S.M.Sze, Future Trends in Microelectronics, 2002.3

  2 R.W.Series, et al., Semiconductor Silicon.1981.304

  3 F.Dupret, N.Vander Bogaert, R.Assaker, Proc.8th Intern. Sym. Silicon Mater. Sci. Technol. (eds.H.R.Huff,H Tsuya and U. Gusele) 1998(1):396

  4 A.Seidl, G.Miiller, E.Dornberger et al., Proc 8th Inter. Sym. Silicon Mater. Sci. Technol. (eds.H.R.Huff,H Tsuya and U. Gusele) 1998(1):417

  5 Chandrasekhar, K.M.Kim, Proc 8th Inter. Sym. Silicon Mater.Sci.Technol.(eds.H.R.Huff,H Tsuya and U. Gusele).1998(1):411

  6 H.Tu, J.Cheng, et al., Microelectronic Engineering.2001,156:89

  7 H.Tu, Q.Zhou, et al., Microelectronic Engineering, 2001,156:77

  8 G.A.Rozgonyi, Semiconductor Silicon,PV 77-2(eds H.R.Huff and E.Sirtl), 1977.504

  9 P.Gall, J.P.Fillard, J.Bonnafa, Intern. Conf.Defect Control in Semicond.(eds Yokohama & K.Sumino).1990.255

  10 S.Sadamitsu , S.Umeno, Y.Koike et al., Jpn. J.Appl.Phys, 1993,32:3675

  11 H.Yamagishi, I.Fusegawa, N.Fujimaki, et al., Semicond.Sci.Technol, 1992,7:A135

  12 J.Ryuta, T.Tanka, Y.Shimanuki, et al., Jpn. J.Appl.Phys, 1990,29:Z1947

  13 M.Hourai, T.Nagashima, E.Kajita, et al., J.Electrochem.Soc, 1995,142:3193

  14 K.Nakamura, T.Saishoji, T.Ikeda, et al., J.Cryst.Growth, 1997,180:61

  15 V.V.Voronkov, J.Cryst.Growth, 1982,59:625

  16 T.Sinno, R.A.Brown, Semiconductor Silicon.1994.625

  17 Qinghua Xiao and Hailing Tu, J. Cryst. Growth, 2004,271:368

  18 J.Lagowski, P.Edelman, A.M.Kontkiewicz et al, Appl.Phys.Lett, 1993,63:3043

  19 F.Shimura, T.Okwi, T.Kusama, et al., J.Appl.Phys, 1990,67:7168

  20 K.Mishra, M.Banan, J.Moody, et al., Electrochem. Soc.Meeting, 1994,94-33:131

  21 屠海令,朱悟新,王敬等,半導體學報,1999,20:237

  22 H.Ennen , Appl. Phys. Lett., 1985,46:381

  23 L.C.Kimreling, et al., Semiconductor Silicon, 1994.486

  24 Tu Hailing, J. Rare Earths, 2004,22:571

  25屠海令,全國半導體硅材料會議, 1986.6

  26 T.Y.Tan, E.E.Gardner, W.K.Tice, et al., Appl. Phys. Lett, 1977,30:175

  27 K.M.Bae, G.A.Rozgonyi, Extended Abstracts of ECS 191st Meeting, 1997.475

  28 G.A.Rozgonyi, Crystalline Defects & Contamination, 1997,22:153

  29 王敬,屠海令等,中國有色金屬學報,1998,8:626

  30 肖清華,屠海令,中國科學G輯,2004,34:319

  31 N.M.Johnson and C.Van de Walle, Hydrogen in Semiconductors Ⅱ, Semiconductors and Semimetals, 1999,61:13

  32 M.Stavola , Defects in Silicon Ⅲ, 1999,1:227

  33 J.Weber, A.W.R.Leitch, Defects in Silicon Ⅲ, 1999,1:242

  34 W.V.Ammon, et al., J. Crystal Growth, 2001,26:19

  35 M.Meuris, P.W.Mertens, A.Opde,et al., Solid State Tech., 1995,38:109

  36 A.R.Martin, German Patent: DE 196 31 363

  37 H.R.Huff, ECS Extended Abstracts, 1993.943

  38 J.Wen, H.Jia, P.Brabant and J.Italiano, Rare Metals, 2003,22,sappl:38

  39 C.Mazure, ECS Proc. Silicon-on-insulator Technology and Devices Ⅺ, 2003,5:13

  40 D.J.Paul, Thin Solid Films, 1998,21:172

  41 R. Szweda, Ⅲ-Ⅴ Review, 1998,11:16

  42 J.P.A. van der Wagt , IEDM 96, 1996.425

  43 E.A.Fitzgerald, et al., Proc. 4th Intern. Symp. Adv. Sci. Technol. Si Mater., 2004.251

  44 H.J.Hovel, et al., Proc. 4th Intern. Symp. Adv. Sci. Technol. Si Mater., 2004.275

  45 B.Sopori, J. Electronic Materials, 2002,31:972

  46 H.Rong, et al., Nature, 2005,433:725

掃二維碼用手機看

COPYRIGHT? 2020  四川廣瑞半導體有限公司 備案號:蜀ICP備20010225-1號  網站建設:中企動力 成都

云南11选5下载助手